10AX115H2F34E2SG FPGA Arria® 10 GX Family 1150000 Cells 20nm Technology 0.9V 1152-Pin FC-FBGA
Sònrachaidhean Teicnigeach Bathar
| RoHS an EU | Gèilleadh |
| ECCN (US) | 3A991 |
| Inbhe Pàirt | Gnìomhach |
| HTS | 8542.39.00.01 |
| SVHC | Tha |
| SVHC a’ dol thairis air an stairsnich | Tha |
| Carbadan | No |
| PPAP | No |
| Ainm Teaghlaich | Arria® 10 GX |
| Teicneòlas pròiseas | 20nm |
| Cleachdaiche I/Os | 504 |
| Àireamh Chlàran | 1708800 |
| Voltage Solarachaidh Obrachaidh (V) | 0.9 |
| Eileamaidean loidsig | 1150000 |
| Àireamh de luchd-iomadachaidh | 3036 (18x19) |
| Seòrsa cuimhne prògram | SRAM |
| Cuimhne Embedded (Kbit) | 54260 |
| Àireamh iomlan de Bloc RAM | 2713 |
| EMACs | 3 |
| Aonadan loidsig innealan | 1150000 |
| Inneal Àireamh de DLLs/PLLn | 32 |
| Sianalan Transceiver | 96 |
| Astar Transceiver (Gbps) | 17.4 |
| DSP coisrigte | 1518 |
| PCIe | 4 |
| Comas prògramachaidh | Tha |
| Taic ath-chlàradh | Tha |
| Dìon lethbhreac | Tha |
| In-System Programmability | Tha |
| Ìre Astar | 2 |
| Inbhean I/O Singilte | LVTTL | LVCMOS |
| Eadar-aghaidh cuimhne taobh a-muigh | DDR3 SDRAM | DDR4 | LPDDR3 | RLDRAM II | RLDRAM III | QDRII + SRAM |
| Voltage Solarachaidh Obrachaidh as ìsle (V) | 0.87 |
| Voltage solair obrachaidh as àirde (V) | 0.93 |
| Bholtaids I/O (V) | 1.2 | 1.25 | 1.35 | 1.5 | 1.8 | 2.5 | 3 |
| Teòthachd obrachaidh as ìsle (°C) | 0 |
| Teòthachd obrachaidh as àirde (°C) | 100 |
| Ìre Teòthachd solaraiche | Leudaichte |
| Ainm malairt | Arria |
| A' cur suas | Sliabh uachdar |
| Àirde pacaid | 2.95 |
| Leud pacaid | 35 |
| Fad Pacaid | 35 |
| Dh'atharraich PCB | 1152 |
| Ainm pacaid àbhaisteach | BGA |
| Pacaid Solaraiche | FC-FBGA |
| Cunnt pin | 1152 |
| Cruth luaidhe | Ball |
An diofar agus an dàimh eadar FPGA agus CPLD
1. Mìneachadh FPGA agus feartan
FPGAa’ gabhail ri bun-bheachd ùr leis an t-ainm Logic Cell Array (LCA) agus Bloc Logic Configurable (CLB) agus Input Output (IOB) Block and Interconnect.Is e am modal loidsig rèiteachaidh an aonad bunaiteach airson gnìomh an neach-cleachdaidh a thoirt gu buil, a tha mar as trice air a rèiteachadh ann an sreath agus a’ sgaoileadh a ’chip gu lèir.Bidh am modal cuir a-steach IOB a’ crìochnachadh an eadar-aghaidh eadar an loidsig air a ’chip agus am prìne pacaid taobh a-muigh, agus mar as trice bidh e air a rèiteachadh timcheall air an raon chip.Tha uèirleadh a-staigh air a dhèanamh suas de dhiofar fhaid de earrannan uèir agus cuid de suidsichean ceangail prògramaichte, a cheanglas diofar bhlocaichean loidsig prògramaichte no blocaichean I / O gus cuairt a chruthachadh le gnìomh sònraichte.
Is iad na feartan bunaiteach aig FPGA:
- A’ cleachdadh FPGA gus cuairteachadh ASIC a dhealbhadh, chan fheum luchd-cleachdaidh cinneasachadh pròiseict, gheibh iad chip iomchaidh;
- Faodar an FPGA a chleachdadh mar shampall pìleat de shampall làn-ghnàthaichte no leth-ghnàthaichte eileASIC chuairtean;
- Tha pailteas innealan-brosnachaidh agus prìneachan I/O ann am FPGA;
- Is e FPGA aon de na h-innealan leis a’ chearcall dealbhaidh as giorra, a ’chosgais leasachaidh as ìsle agus an cunnart as ìsle ann an cuairteachadh ASIC.
- Bidh FPGA a’ gabhail ri pròiseas CHMOS aig astar luath, caitheamh cumhachd ìosal, agus faodaidh e a bhith co-chòrdail ri ìrean CMOS agus TTL.
2, mìneachadh CPLD agus feartan
CPLDair a dhèanamh suas sa mhòr-chuid de Logic Macro Cell prògramaichte (LMC) timcheall air meadhan an aonad matrix eadar-cheangail prògramaichte, anns a bheil structar loidsig LMC nas iom-fhillte, agus aig a bheil structar eadar-cheangail aonad I / O iom-fhillte, faodar a chruthachadh leis an neach-cleachdaidh a rèir feumalachdan an structar cuairteachaidh sònraichte, gus gnìomhan sònraichte a choileanadh.Leis gu bheil na blocaichean loidsig eadar-cheangailte le uèirichean meatailt de dh'fhaid stèidhichte ann an CPLD, tha ro-innse ùine aig a ’chuairt loidsig dealbhaichte agus a’ seachnadh ana-cothrom ro-innse neo-choileanta mu àm structar eadar-cheangail sgaraichte.Ro na 1990n, leasaich CPLD nas luaithe, chan ann a-mhàin le feartan cur às do dealain, ach cuideachd le feartan adhartach leithid sganadh iomaill agus prògramadh air-loidhne.
Tha feartan prògramadh CPLD mar a leanas:
- Tha goireasan loidsigeach agus cuimhne pailt (tha barrachd air 480 Kb de RAM aig Cypress De1ta 39K200);
- Modail tìm sùbailte le goireasan slighe gun fheum;
- Sùbailte gus an toradh prìne atharrachadh;
- Faodar a chuir a-steach air an t-siostam agus ath-chlàradh;
- Àireamh mhòr de dh'aonadan I/O;
3. Eadar-dhealachaidhean agus ceanglaichean eadar FPGA agus CPLD
Is e CPLD an giorrachadh de inneal loidsig prògramaichte iom-fhillte, is e FPGA an giorrachadh de raon geata prògramaichte achaidh, tha gnìomh an dà rud gu bunaiteach mar an ceudna, ach tha am prionnsapal buileachaidh beagan eadar-dhealaichte, agus mar sin is urrainn dhuinn uaireannan dearmad a dhèanamh air an eadar-dhealachadh eadar an dà rud, còmhla air ainmeachadh mar inneal loidsig prògramaichte no CPLD/FPGA.Tha grunn chompanaidhean a’ dèanamh CPLD/FPGas, agus na trì as motha dhiubh ALTERA, XILINX, agus LAT-TICE.Tha gnìomh loidsig combinatorial lobhadh CPLD gu math làidir, faodaidh aonad macro dusan no eadhon barrachd air cuir a-steach loidsig combinatorial 20-30 a sgrios.Ach, chan urrainn do LUT de FPGA ach loidsig measgachadh de chuir a-steach 4 a làimhseachadh, agus mar sin tha CPLD freagarrach airson loidsig measgachadh iom-fhillte a dhealbhadh leithid dì-chòdachadh.Ach, tha pròiseas saothrachaidh FPGA a’ dearbhadh gu bheil an àireamh de LUTs agus brosnachaidhean anns a’ chip FPGA glè mhòr, gu tric mìltean de mhìltean, mar as trice chan urrainn dha CPLD ach 512 aonad loidsigeach a choileanadh, agus ma tha prìs a’ chip air a roinn leis an àireamh de loidsigeach. aonadan, tha cosgais aonad loidsigeach cuibheasach FPGA mòran nas ìsle na cosgais CPLD.Mar sin ma thèid àireamh mhòr de luchd-brosnachaidh a chleachdadh san dealbhadh, leithid dealbhadh loidsig ùine iom-fhillte, tha cleachdadh FPGA na dheagh roghainn.
Ged a tha an dà chuid FPGA agus CPLD nan innealan ASIC prògramaichte agus tha mòran fheartan cumanta aca, air sgàth nan eadar-dhealachaidhean ann an structar CPLD agus FPGA, tha na feartan aca fhèin:
- Tha CPLD nas freagarraiche airson diofar algorithms agus loidsig combinatorial a chrìochnachadh, agus tha FPGA nas freagarraiche airson loidsig sreath a chrìochnachadh.Ann am faclan eile, tha FPGA nas freagarraiche airson structar beairteach flip-flop, fhad ‘s a tha CPLD nas freagarraiche airson structar flip-flop cuibhrichte agus beairteach ann an teirm toraidh.
- Tha structar slighe leantainneach CPLD a’ dearbhadh gu bheil an dàil ùine aige èideadh agus ro-innseach, fhad ‘s a tha structar slighe sgaraichte FPGA a’ dearbhadh gu bheil an dàil aige do-chreidsinneach.
- Tha barrachd sùbailteachd aig FPGA na CPLD ann am prògramadh.
- Tha CPLD air a phrògramadh le bhith ag atharrachadh gnìomh loidsig cuairt stèidhichte a-staigh, fhad ‘s a tha FPGA air a phrògramadh le bhith ag atharrachadh sreangadh a’ cheangail a-staigh.
- Faodar Fpgas a phrògramadh fo gheataichean loidsig, fhad ‘s a tha CPLDS air am prògramadh fo bhlocaichean loidsig.
- Tha FPGA nas amalaichte na CPLD agus tha structar uèiridh nas iom-fhillte agus buileachadh loidsig aige.
San fharsaingeachd, tha caitheamh cumhachd CPLD nas motha na caitheamh FPGA, agus mar as àirde an ìre amalachaidh, is ann as follaisiche.
