XC2C256-7TQG144C QFP144 chips xilinx 1.8V Meud cuir a-steach 118 dealanach FLASH PLD IC

Feartan toraidh

Dèan aithris air mearachd fiosrachaidh toraidh

Seall Co-chosmhail

Sgrìobhainnean & Meadhanan

Seòrsachadh Àrainneachdail & Às-mhalairt

 Tha inneal loidsig prògramaichte iom-fhillte (CPLD) na inneal loidsig le arrays AND/OR gu tur prògramaichte agus macrocells.Is e macrocells na prìomh bhlocaichean togail de CPLD, anns a bheil gnìomhachd loidsig iom-fhillte agus loidsig airson a bhith a’ cur an gnìomh abairtean àbhaisteach neo-àbhaisteach.AGUS/OR tha arrays gu tur ath-chlàraichte agus cunntachail airson diofar ghnìomhan loidsig a choileanadh.Faodar macrocells a mhìneachadh cuideachd mar bhlocaichean gnìomh le uallach airson loidsig sreath no combinatorial a choileanadh.

 Is e toradh ùr-ghnàthach a th’ ann an inneal loidsig prògramaichte iom-fhillte an taca ri innealan loidsig nas tràithe leithid arrays loidsig prògramaichte (PLAn) agus Logic Array Prògramaichte (PAL).Cha robh na h-innealan loidsig na bu thràithe air an clàradh, agus mar sin chaidh an loidsig a thogail le bhith a’ cothlamadh grunn chips loidsig còmhla.Tha iom-fhillteachd aig CPLD eadar PALn agus arrays geata prògramaichte achaidh (FPGAn).Tha feartan ailtireil an dà chuid PALs agus FPGAn aige cuideachd.Is e am prìomh eadar-dhealachadh ailtireil eadar CPLD agus FPGA gu bheil FPGAn stèidhichte air clàran sgrùdaidh, ach gu bheil CPLDn stèidhichte air muir geataichean.

Is e feartan cumanta CPLDn agus FPGAn gu bheil àireamh mhòr de gheataichean aca agus ullachaidhean sùbailte airson loidsig.Ach tha feartan cumanta eadar CPLDn agus PALn a’ toirt a-steach cuimhne rèiteachaidh neo-luaineach.Tha CPLDn nan stiùirichean ann am margaidh innealan loidsig prògramaichte, le grunn bhuannachdan aca leithid prògramadh adhartach, cosgais ìosal, a bhith neo-luaineach agus furasta a chleachdadh.

 Ainneal loidsig prògramaichte iom-fhillte(CPLD) tha ainneal loidsig prògramaichtele iom-fhillteachd eadar sin dePALsagusFPGAn, agus feartan ailtireachd an dà chuid.Is e prìomh bhloc togail an CPLD amacrocell, anns a bheil buileachadh loidsigcruth àbhaisteach neo-thaobhachabairtean agus gnìomhan loidsig nas speisealta.

Feartan[deasaich]

Tha cuid de fheartan CPLD co-chosmhail riPALs:

• Cuimhne rèiteachaidh neo-luaineach.Eu-coltach ri mòran FPGAn, rèiteachadh taobh a-muighROMChan eil feum air, agus faodaidh an CPLD obrachadh sa bhad nuair a thòisicheas an siostam.
• Airson mòran innealan dìleab CPLD, tha slighe a’ cuingealachadh a’ mhòr-chuid de bhlocaichean loidsig gus comharran cuir a-steach is toraidh a bhith ceangailte ri prìneachan bhon taobh a-muigh, a’ lughdachadh chothroman airson stòradh stàite a-staigh agus loidsig le sreathan domhainn.Mar as trice chan eil seo na adhbhar airson CPLDn nas motha agus teaghlaichean toraidh CPLD nas ùire.

Tha feartan eile co-chosmhail riFPGAn:

• Àireamh mhòr de gheataichean rim faighinn.Mar as trice tha CPLDan co-ionann ri mìltean gu deichean de mhìltean degeataichean loidsig, a’ ceadachadh innealan giollachd dàta meadhanach toinnte a chuir an gnìomh.Mar as trice bidh beagan cheudan de gheataichean co-ionann aig PALn, agus mar as trice bidh FPGAn a’ dol bho dheichean mhìltean gu grunn mhilleanan.
• Nithean ullachaidhean airson loidsig nas sùbailte nasuim-an-toraidhabairtean, a’ gabhail a-steach slighean fios-air-ais iom-fhillte eadar macro cheallan, agus loidsig sònraichte airson grunn ghnìomhan a chleachdar gu cumanta, leithidiomlanachd àireamhachd.

Is e an eadar-dhealachadh as follaisiche eadar CPLD mòr agus FPGA beag gu bheil cuimhne neo-luaineach air-chip anns an CPLD, a leigeas le CPLDn a chleachdadh airson “boot loader” gnìomhan, mus toir iad seachad smachd gu innealan eile aig nach eil an stòradh prògram maireannach aca fhèin.Is e deagh eisimpleir far a bheil CPLD air a chleachdadh gus dàta rèiteachaidh airson FPGA a luchdachadh bho chuimhne neo-luaineach.^[1]

Eadar-dhealachaidhean[deasaich]

Bha CPLDn mar cheum mean-fhàs bho innealan eadhon nas lugha a bha air thoiseach orra,PLAan(air a chuir an toiseach leSoisgeulachd), agusPALs.Bha iad sin an uair sin air thoiseach orraloidsig àbhaisteachbathar, nach robh a’ tabhann prògramadh agus a chaidh a chleachdadh gus gnìomhan loidsig a thogail le bhith a’ sreangadh grunn chips loidsig àbhaisteach (no ceudan dhiubh) còmhla (mar as trice le uèirleadh air bòrd cuairteachaidh clò-bhuailte no bùird, ach uaireannan, gu sònraichte airson prototyping, a’ cleachdadhcòmhdach uèirsreangadh).

Is e am prìomh eadar-dhealachadh eadar ailtireachd inneal FPGA agus CPLD gu bheil CPLDn stèidhichte air an taobh a-staighbùird seallaidh(LUTn) fhad ‘s a bhios FPGAn a’ cleachdadhblocaichean loidsig.