Stoc spot ùr XC18V04VQG44C tùsail FPGA Raon geata prògramaichte Logic IC Chip Amalaichte Cuairtean
Feartan toraidh
TIP | TUAIRISGEADH |
Roinn-seòrsa | Cuairtean Amalaichte (ICn) |
Mfr | AMD Xilinx |
Sreath | - |
Pacaid | treidhe |
Inbhe toraidh | Air a dhol à bith |
Seòrsa prògramaichte | Ann an siostam prògramaichte |
Meud Cuimhne | 4Mb |
Voltage - solar | 3V ~ 3.6V |
Teòthachd Obrachaidh | 0 ° C ~ 70 ° C |
Seòrsa stàladh | Sliabh uachdar |
Pasgan / Cùis | 44-TQFP |
Pacaid inneal solaraiche | 44-VQFP (10×10) |
Àireamh toraidh bunaiteach | XC18V04 |
Sgrìobhainnean & Meadhanan
GOIREASAN GHAIDHEALACH | LEANNAN |
Bileagan dàta | Sreath XC18V00 |
Fiosrachadh Àrainneachdail | Teisteanas Xiliinx RoHS |
PCN Obsolescence/EOL | Ioma-innealan 01/Ògmhios/2015 |
Atharrachadh inbhe pàirt PCN | Pàirtean air ath-ghnìomhachadh 25/Giblean/2016 |
Duilleag-dàta HTML | Sreath XC18V00 |
Seòrsachadh Àrainneachdail & Às-mhalairt
ATHAIR | TUAIRISGEADH |
Inbhe RoHS | Gèilleadh ri ROHS3 |
Ìre Mothachadh Taiseachd (MSL) | 3 (168 uairean) |
Inbhe REACH | REACH Gun bhuaidh |
ECCN | 3A991B1B1 |
HTSUS | 8542.32.0071 |
Goireasan a bharrachd
ATHAIR | TUAIRISGEADH |
Pasgan àbhaisteach | 160 |
Cuimhne Xilinx - Proms rèiteachaidh airson FPGAn
Tha Xilinx a’ toirt a-steach an t-sreath XC18V00 de rèiteachadh prògramaichte in-siostam PROM (Figear 1).Tha innealan anns an teaghlach 3.3V seo a’ toirt a-steach 4-megabit, 2-megabit, 1-megabit, agus 512-kilobit PROM a bheir seachad dòigh furasta a chleachdadh, cosg-èifeachdach airson ath-chlàradh agus stòradh sruthan rèiteachaidh Xilinx FPGA.
Nuair a tha am FPGA ann am modh Master Serial, bidh e a’ gineadh gleoc rèiteachaidh a bhios a’ stiùireadh am PROM.Ùine inntrigidh goirid às deidh CE agus OE a bhith air an comasachadh, tha dàta ri fhaighinn air prìne PROM DATA (D0) a tha ceangailte ri prìne FPGA DIN.Tha dàta ùr ri fhaighinn goirid às deidh gach oir cloc ag èirigh.Bidh an FPGA a’ gineadh an àireamh iomchaidh de bhuillean cloc gus an rèiteachadh a chrìochnachadh.Nuair a tha am FPGA ann am modh Sreath Tràillealachd, tha am PROM agus an FPGA air an gleusadh le gleoc a-muigh.
Nuair a tha am FPGA ann am modh Master Select MAP, bidh am FPGA a’ gineadh gleoc rèiteachaidh a bhios a’ stiùireadh am PROM.Nuair a tha am FPGA ann am modh Slave Parallel no Slave Select MAP, bidh oscillator taobh a-muigh a’ gineadh a’ ghleoc rèiteachaidh a bhios a’ draibheadh am PROM agus an FPGA.Às deidh CE agus OE a bhith air an comasachadh, tha dàta ri fhaighinn air prìneachan DATA (D0-D7) PROM.Tha dàta ùr ri fhaighinn goirid às deidh gach oir cloc ag èirigh.Tha an dàta air a ghleusadh a-steach don FPGA air an oir àrdachaidh a leanas den CCLK.Faodar oscillator saor-ruith a chleachdadh anns na modhan Slave Parallel no Slave Select MAP.
Faodar ioma-innealan a sgaoileadh le bhith a’ cleachdadh toradh an Stiùiriche gus cuir a-steach CE den inneal a leanas a dhràibheadh.Tha cuir a-steach a’ ghleoc agus toraidhean DATA a h-uile PROM san t-sreath seo eadar-cheangailte.Tha na h-innealan uile co-chòrdail agus faodar an sgaoileadh le buill eile den teaghlach no leis an teaghlach PROM sreathach aon-ùine XC17V00 prògramaichte.